Systeemniveau verificatie en foutopsporing van DDR3/4 geheugenontwerpen

Deze applicatie -opmerking biedt een inleiding tot de DDR -geheugentechnologie en verklaart gemeenschappelijke uitdagingen, gerelateerd aan de specifieke aard van DDR -gegevens, commando / adres- en controlebussen en beschrijft de typische metingen om DDR -systeemontwerpen te verifiëren en te debuggen.
Het artikel legt de aanbevolen testpunten en de verbinding van oscilloscoopsondes uit, evenals de compensatie van effecten van DDR -interposers via Defbedding. Het document beschrijft efficiënte signaalintegriteitsverificatie met oogdiagrammetingen, geavanceerde triggering en TDR/TDT -functionaliteit. Gezien het hoge aantal signaallijnen en de dynamische busbeëindiging, heeft SSN (gelijktijdige schakelruis) een significant effect in DDR -geheugenontwerpen en signaalintegriteit, evenals de vermogensintegriteit sterk patroonafhankelijk. We introduceren technieken om hoge acquisitiepercentages te bereiken en helpen bij het efficiënt detecteren van worst case scenario's, wat de prestaties van het algehele geheugenontwerp beïnvloedt. Het document bevat ook een nauwe blik op krachtintegriteit.
Het document biedt voorbeelden in het ontwerpverificatie- en foutopsporingsproces, richt zich op alle systeemontwerpers en testingenieurs, die werken aan DDR -geheugenontwerpen.