High-speed DDR3-geheugencontrollers implementeren in een mid-range FPGA
Het implementeren van een hoge snelheid, zeer efficiënte DDR3-geheugencontroller in een FPGA is een formidabele taak. Tot voor kort ondersteunden slechts enkele high-end (lees: dure) FPGA's de bouwstenen die nodig zijn om betrouwbaar te interface met hoge snelheid DDR3-geheugenapparaten. Er wordt echter een nieuwe generatie mid-range FPGA's ontwikkeld.
Deze whitepaper onderzoekt de ontwerpuitdagingen, en hoe een bepaalde FPGA -familie, de LatticeECP3, het ontwerp van het DDR3 -geheugencontroller kan vergemakkelijken.
Download deze whitepaper voor meer informatie.
Lees verder
Door dit formulier in te dienen gaat u hiermee akkoord Lattice Semiconductor Corporation contact met u opnemen marketinggerelateerde e-mails of telefonisch. U kunt zich op elk moment afmelden. Lattice Semiconductor Corporation websites en communicatie is onderworpen aan hun privacyverklaring.
Door deze bron aan te vragen gaat u akkoord met onze gebruiksvoorwaarden. Alle gegevens zijn beschermd door onzePrivacyverklaring. Als u nog vragen heeft, kunt u mailen dataprotection@techpublishhub.com
Gerelateerde categorieën:Componenten, Stroom
Meer bronnen van Lattice Semiconductor Corporation
Sublvds naar MIPI CSI-2 beeldsensor interface...
Veel beeldsignaalprocessor (ISP) of applicatieprocessors (AP) gebruiken de Mobile Industry Processor Interface (MIPI®) Camera Serial Interface 2 (...
1: 2 en 1: 1 MIPI DSI Display Interface Bridg...
Naarmate de industrie evolueert, hebben de bandbreedtevereisten overtroffen welke display -fabrikanten in staat zijn te produceren, terwijl leveran...
Het verlagen van kosten en stroom in consumen...
De noodzaak om te reageren op veranderende marktnormen in een gecomprimeerde tijdstip naar marktvenster heeft geleid tot het wijdverbreide gebruik ...
